绝代双椒
1、从目前的形势看,若要谈待遇,或者就业门路,客观的讲应该是比不上做软件的。因为FPGA太专,太贵,它的应用领域不广。一般军工单位或者科研院所,这样一些对成本不敏感的地方FPGA用的比较多。当然也有很多专业做FPGA相关产品的公司。而软件,找工作的话门路很广,不仅限于互联网和软件公司。绝大多数单位都需要搞软件的。比如,银行、券商、快递公司等等,就是政府部门也要招信息技术岗。因此,从薪资水平和职业发展前景来讲,软件其实好一些。当然任何事都不是绝对的,在任何一个领域,只要做的够深,够精,都是很有前途的。2、FPGA只是一个工具,用FPGA做什么才是重点,不要仅仅局限于写逻辑,画板子。现在FPGA在高性能计算,异构加速,图像处理,软件无线电,汽车电子等等方面前景不错。Xilinx新出的芯片以及开发工具,越来越朝着软件化和通用化的方向发展,说明FPGA厂商在力图拓展FPGA的应用领域和使用人群。Intel不是收购Altera了吗?说明CPU+FPGA的异构加速平台很有前景的。所以总体而言FPGA的发展前景会越来越好。

木图先生
FPGA工程师的前景很好,因为FPGA是许多不同行业的关键技术,包括计算机、通信、医疗、工业控制等领域。FPGA技术在很多应用场景中都能够提供高效、可靠的解决方案,因此FPGA工程师的需求也相对较高。随着物联网、人工智能等技术的发展,FPGA工程师的前景也在不断拓展。例如,FPGA技术在边缘计算和深度学习等领域有广泛应用,因此FPGA工程师在这些领域也会有更多机会。此外,FPGA技术的不断发展也为FPGA工程师提供了不断学习和进步的机会。FPGA工程师需要不断跟进FPGA技术的新发展,掌握新的设计工具和开发方法,才能保持在这个领域的竞争优势。总的来说,随着技术的发展和需求的增加,FPGA工程师的前景是非常好的。
小陆是吃货
人才分布从城市分布来看,2017-2018年集成电路产业人才需求主要集中在一线城市,北京市以的人才需求占比位居第一位,其次是上海和深圳,分别占人才需求总量的和。第四位到第十位的城市依次为:杭州、成都、南京、青岛、苏州、西安和无锡。可见,集成电路产业的人才需求城市布局和产业重点城市布局基本保持一致。人才待遇 白皮书统计分析后发现,我国集成电路行业的平均薪资水平为9120元/月,在统计分析的52个行业中排名第6位,较金融、移动互联网领域的平均薪资还有较大差距,略高于通信和其他ICT领域薪资。从2017-2018年集成电路从业人员来看,集成电路产业从业者的薪酬与从业人员的学历背景、工作经验的关联度较高。对于大专及以下学历的从业人员来说,刚毕业的平均年薪为万元,在集成电路行业工作3年-5年后,年薪将突破10万元。对于本科学历的从业人员而言,刚毕业的平均年薪为万元,工作5年以后,平均年薪为20万元左右。而对于硕士学位的从业人员,刚毕业的平均年薪已突破15万,在从业3年-5年后年薪将达到30万元左右。博士以上学历的从业人员的整体薪酬待遇较高,在工作10年以上的年薪将接近70万元。可见,集成电路行业对人才学历门槛较高,学历越高所能获得的职业发展更快速。
爱紫色的射手
fpga工程师不是青春饭,工作经验越长薪资待遇越高。
FPGA由于其结构的特殊性,可以重复编程,开发周期较短,价格便宜等优势越来越受到市场的青睐。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也是IC设计公司迫切需要的人才。
FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特别是熟悉硬件构架的FPGA系统工程师。
据目前的发展状况来看未来的FPGA取代一部分ASIC的市场将不是问题,所以说未来该行业的发展将会成为市场中最重要的高新科技之一,那么作为想要在这个行业中崭露头角的人们而言,国内FPGA是一片“未开垦”的宝地,我们必须努力的学习和抓住机遇。
中国每年对于FPGA设计人才的需求缺口巨大,FPGA设计人才的薪水也是行业内最高的。目前,美国已有FPGA人才40多万,中国台湾地区也有7万多,而中国内地仅有1万左右,可见中国渴望有更多的FPGA人才涌现出来。
吃货爱漫游
有前途,fpga的话是属于硬件工程师之类的,这个工程师的话,个人觉得是靠年龄才能够成长的。年龄越大的话越吃香。
中国每年对于FPGA设计人才的需求缺口巨大,FPGA设计人才的薪水也是行业内最高的。目前,美国已有FPGA人才40多万,中国台湾地区也有7万多,而中国内地仅有1万左右,可见中国渴望有更多的FPGA人才涌现出来。可见fpga工程师在中国的需求还是很大的,发展前景也是可观。
FPGA入门
学习FPGA,先理解对应语言的语法,这里仅对于 Verilog HDL 和 VHDL,对于系统级不做讨论。对于硬件描述语言的选择,大家不用纠结,如果没有个人或者特殊需求。
建议先入手 Verilog HDL,Verilog HDL设计运用比较灵活,有点类似于C语言,但是在学习的时候不能按照C语言的顺序执行去思考,要转变思想。
对于 VHDL,逻辑比较缜密,格式要求比较单一,还是比较容易死记硬背的,verilog比较灵活,先学 Verilog HDL 的好处就是,可以灵活变通,如果先接触 VHDL 的话,怕你再接触 Verilog HDL时陷入死记硬背的节奏里,不太容易接受。
总的来说,学通透了,两者并没有什么影响,两种语言都熟练掌握当然是最好啦,但是你也可以仅掌握你需要用的,这个具体看个人需求了。
优质工程师考试问答知识库